|
Вопросы к экзамену по курсу «Вычислительные системы и микропроцессорная техника» Лектор: Бруханский А.В.
- Вехи истории вычислительной техники: ENIAC, МЭСМ, БЭСМ-6, IBM/360, ЕС ЭВМ, СМ ЭВМ, Cray, Эльбрус; IBM PC, Apple/Macintosh, ДВК; микропроцессоры i4004, i8086, i80386, Pentium, Athlon.
- Системы счисления, используемые в вычислительных системах. Коды представления чисел: прямой, обратный, дополнительный. Формы представления чисел в ЭВМ.
- Булевы функции двух аргументов, законы алгебры логики.
- Формы представления булевых функций (ДНФ, КНФ, СДНФ, МДНФ и др.), минтерм, макстерм, конституенты 0 и 1, геометрическое представление функций, принцип двойственности.
- Предполные классы булевых функций, функционально-полные системы функций.
- Минимизация булевых функций с помощью алгебраических преобразований и диаграмм Карно-Вейча.
- Минимизация булевых функций методом Куайна – Мак-Класки.
- Типы логических элементов интегральных микросхем и особенности их применения, наиболее распространенные отечественные и зарубежные серии микросхем ТТЛ, ТТЛШ, КМОП, ЭСЛ.
- Реализация булевых функций на элементах И-НЕ и ИЛИ-НЕ с заданным числом входов.
- Мультиплексоры, демультиплексоры. Реализация комбинационных схем на мультиплексорах.
- Дешифраторы, шифраторы, дешифраторы-демультиплексоры, преобразователи двоичного кода в двоично-десятичный.
- Полусумматоры, сумматоры и их реализация на логических элементах.
- Классификация ПЛИС. Комбинационные устройства на программируемых БИС с матричной структурой.
- Функциональные блоки и системы коммутации ПЛИС типа CPLD.
- Абстрактные автоматы, автоматы Мили и Мура, графы переходов и выходов.
- Задание автоматов Мили и Мура с помощью таблиц и матриц.
- Абстрактный синтез цифровых автоматов, минимизация количества внутренних состояний.
- Структурный синтез цифровых автоматов: кодирование состояний и сигналов, предотвращение гонок (состязаний).
- Структурный синтез цифровых автоматов: определение функций внешних переходов и выходов.
- Элементарные автоматы: триггеры D, T и RS – типов, функции переходов, графы и таблицы.
- Элементарные автоматы: триггеры R, S и JK – типов, функции переходов, графы и таблицы.
- Аналитический метод определения функций возбуждения конечного автомата.
- Определения функций возбуждения конечного автомата табличным методом и методом сравнения.
- Регистры сдвига и счетчики по модулю не равному 2n.
- Счетчики по модулю равному 2n, двоично-десятичные и реверсивные.
- Принцип микропрограммного управления. Операционный и управляющий автоматы с жесткой и программируемой логикой.
- Пример разработки операционного автомата для выполнения операции деления.
- Пример разработки управляющего автомата жесткой логики для выполнения операции деления.
- Структура управляющего автомата с программируемой логикой, граф-схемы алгоритмов микропрограмм.
- Форматы микрокоманд при принудительной и естественной адресации, структура микропрограммного автомата с естественной адресацией.
- Способы кодирования микроопераций. Пример разработки управляющего автомата с программируемой логикой.
- Классификация микропроцессоров по типам архитектуры, системам команд, способов программирования, целевого назначения.
- Состав и особенности микропроцессорного комплекта К1804.
- Структурная схема и формат микрокоманды устройства обработки данных на микропроцессорном комплекте К1804.
- Примеры разработки микропрограмм для устройств обработки данных на микропроцессорах серии К1804.
- Архитектура и форматы команд микропроцессора КР580ВИ80А/i8080.
- Система команд микропроцессора КР580ВИ80А/i8080 и примеры программирования.
- Архитектура микропроцессора КМ1810ВМ86/i8086.
- Форматы команд и методы адресации операндов в командах МП КМ1810ВМ86/i8086.
- Система команд микропроцессора КМ1810ВМ86/i8086.
- Структура вычислительного устройства на базе МП i8086 в "минимальной" и "максимальной" конфигурации.
- Прерывания MS DOS и BIOS и их использование при программировании операций ввода-вывода и запросе системных функций.
- Примеры разработки программ на ассемблере МП i8086.
- Архитектура 32-разрядных микропроцессоров фирмы Intel.
- Форматы команд и формирование эффективного адреса в 32-разрядных процессорах.
- Формирование линейного адреса в защищенном режиме, структура дескрипторных таблиц.
- Страничное управление памятью, формирование физического адреса.
- Механизмы защиты, используемые в защищенном режиме.
- Организация кэш-памяти Особенности архитектуры микропроцессоров Pentium.
- Принципы организации ОЗУ.
- Временные диаграммы работы SDRAM и DDR SDRAM.
- Внешние и внутренние интерфейсы вычислительных систем.
|
Учеба 7 сем. 
